IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

IN RE APPLICATION OF: Masanobu OGINO, et al.			GAU:		
SERIAL NO: New Application			EXAMINER:		
FILED:	Herewith				
FOR:	SEMICONDUCTOR SUBSTRATE AND METHOD OF MANUFACTURE THEREOF				
	•	REQUEST FOR PRICE	DRITY		
	SIONER FOR PATENTS DRIA, VIRGINIA 22313				
SIR:					
	enefit of the filing date of U.S. ions of 35 U.S.C. §120.	S. Application Serial Number	, filed	, is claimed pursuant to the	
□ Full be §119(e		J.S. Provisional Application(s) Application No.	is claimed purs <u>Date File</u>	uant to the provisions of 35 U.S.C. <u>d</u>	
	cants claim any right to priori		tions to which	they may be entitled pursuant to	
In the matt	er of the above-identified app	olication for patent, notice is he	reby given that	the applicants claim as priority:	
COUNTR Japan Japan	Y	<u>APPLICATION NUMBER</u> 2002-333682 2003-101614	Nove	NTH/DAY/YEAR ember 18, 2002 14, 2003	
Certified c	opies of the corresponding C	onvention Application(s)			
are	submitted herewith				
□ wil	l be submitted prior to payme	ent of the Final Fee			
□ we	re filed in prior application S	erial No. filed			
Re				under PCT Rule 17.1(a) has been	
□ (A)) Application Serial No.(s) we	ere filed in prior application Ser	rial No.	filed ; and	
□ (B)	Application Serial No.(s)				
	are submitted herewith	•			
	☐ will be submitted prior to	payment of the Final Fee			
			Respectfully S	ubmitted,	
				'AK, McCLELLAND, USTADT, P.C.	
			Gir	mMElland	
Customer Number			Norman F. Oblon		
			Registration No. 24,618 C. Irvin McCleiland		
22850 Til (22) via 2000			Registration Number 21.124		

Tel. (703) 413-3000 Fax. (703) 413-2220 (OSMMN 05/03)



日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日
Date of Application:

2002年11月18日

出 願 番 号 Application Number:

特願2002-333682

[ST. 10/C]:

1.85

[JP2002-333682]

出 願 人
Applicant(s):

東芝セラミックス株式会社

株式会社東芝

特許庁長官 Commissioner, Japan Patent Office 2003年11月 5日





•

【書類名】

特許願

【整理番号】

A000204132

【提出日】

平成14年11月18日

【あて先】

特許庁長官 殿

【国際特許分類】

H01L 21/205

【発明の名称】

半導体基板およびその製造方法

【請求項の数】

7

【発明者】

【住所又は居所】

新潟県岩船郡関川村辰田新278 関川東芝セラミック

ス株式会社内

[氏名]

荻野 正信

【発明者】

【住所又は居所】

新潟県岩船郡関川村辰田新278 関川東芝セラミック

ス株式会社内

【氏名】

須藤 義勝

【発明者】

【住所又は居所】

兵庫県姫路市余部区上余部50番地 株式会社東芝姫路

工場内

【氏名】

馬場 嘉朗

【特許出願人】

【識別番号】

000221122

【氏名又は名称】

東芝セラミックス株式会社

【特許出願人】

【識別番号】

000003078

【氏名又は名称】

株式会社 東芝

【代理人】

【識別番号】

100058479

【弁理士】

【氏名又は名称】 鈴江 武彦

【電話番号】

03-3502-3181

【選任した代理人】

【識別番号】

100084618

【弁理士】

【氏名又は名称】 村松 貞男

【選任した代理人】

【識別番号】 100068814

【弁理士】

【氏名又は名称】 坪井 淳

【選任した代理人】

【識別番号】 100092196

【弁理士】

【氏名又は名称】 橋本 良郎

【選任した代理人】

【識別番号】 100091351

【弁理士】

【氏名又は名称】 河野 哲

【選任した代理人】

【識別番号】 100088683

【弁理士】

【氏名又は名称】 中村 誠

【選任した代理人】

【識別番号】 100070437

【弁理士】

【氏名又は名称】 河井 将次

【手数料の表示】

【予納台帳番号】 011567

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】 要約書 1

【包括委任状番号】 9105409

【包括委任状番号】 9705037

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 半導体基板およびその製造方法

【特許請求の範囲】

【請求項1】 不純物を低濃度で含有する低濃度基板の上面全体に、該低濃度基板よりも不純物濃度の高い高濃度不純物拡散層を形成し、この高濃度不純物拡散層の上面全体に該高濃度不純物拡散層より不純物を低濃度で含有するエピタキシャル層を形成したことを特徴とする半導体基板。

【請求項2】 前記不純物が燐またはボロンである請求項1に記載の半導体 基板。

【請求項3】 前記高濃度不純物拡散層とエピタキシャル層の厚さの和が5 0μm以上である請求項1または2に記載の半導体基板。

【請求項4】 前記エピタキシャル層の抵抗値が $10\Omega \cdot cm$ 以下である請求項1ないし3のいずれかに記載の半導体基板。

【請求項5】 不純物を低濃度で含有する低濃度基板のいずれか一方の面に該低濃度基板よりも不純物濃度の高い高濃度不純物拡散層を形成する工程と、主面となる高濃度不純物拡散層を形成した面を鏡面研磨する工程と、この鏡面研磨した高濃度不純物拡散層の上に該高濃度不純物拡散層より不純物を低濃度で含有するエピタキシャル層を形成する工程とからなることを特徴とする半導体基板の製造方法。

【請求項6】 不純物を低濃度で含有する低濃度基板の一方の面を鏡面研磨する工程と、この鏡面研磨した面に前記低濃度基板よりも不純物濃度の高い高濃度不純物拡散層を形成する工程と、この高濃度不純物拡散層の上に該高濃度不純物拡散層より不純物を低濃度で含有するエピタキシャル層を形成する工程とからなることを特徴とする半導体基板の製造方法。

【請求項7】 一方の面を鏡面研磨した低濃度基板の両面に酸化膜を形成する工程と、低濃度基板の鏡面研磨した面の酸化膜を除去する工程と、酸化膜を除去した鏡面に高濃度不純物拡散層を形成する工程と、この高濃度不純物拡散層の上に該高濃度不純物拡散層より不純物を低濃度で含有するエピタキシャル層を形成する工程とからなることを特徴とする半導体基板の製造方法。

【発明の詳細な説明】

 $[0\ 0\ 0\ 1\]$

【発明の属する技術分野】

この発明は半導体基板およびその製造方法に関し、特に個別半導体製造に用いられる半導体基板に関するものである。

[0002]

【従来の技術】

一般に、シリコンウェーハを用いたバイポーラ型トランジスタあるいはパワーMOSFETと称される個別半導体素子には、砒素、アンチモン、燐、ボロン等の不純物を高濃度に含み表面を鏡面加工した高濃度基板の上層に、低濃度の不純物を含むシリコンエピタキシャル層を形成した半導体基板が多く用いられている

[0003]

しかし、このような高濃度基板を製造するには、チョクラルスキー法等による 単結晶育成時に、より多くの不純物を添加させる必要があり、固溶限ぎりぎりの 高濃度不純物を添加すると単結晶育成は難しく歩留が悪かった。また、偏析と呼 ばれる現象により物理的に結晶の長さ方向に亘って、均一な濃度、すなわち均一 な抵抗を有する結晶をロット内で育成させることが難しかった。こうしたことか ら、高濃度基板は製造上コストが高いものとなっていた。

$[0\ 0\ 0\ 4]$

また、このような高濃度基板は、エピタキシャル成長時において、裏面側の高 濃度半導体層が剥き出しとなって裏面側から不純物が外方拡散し、表面のデバイ ス面に回り込んでしまう不具合が生じるため、一般的に不純物の外方拡散防止を 目的として、裏面側に保護膜(酸化膜またはポリシリコン膜)を形成する必要が あり、更に製造コストの高いものとなっていた。

[0005]

【発明が解決しようとする課題】

この発明は、低濃度の不純物を含有する低濃度基板に高濃度不純物拡散層を形成し、その上層に基板の高濃度不純物拡散層より低濃度の不純物を含有するエピ

タキシャル層を形成することで、デバイス面で必要となる表面層にロット間で均一な抵抗を有する高品質な結晶を形成することができ、しかも、高濃度不純物拡散層からの不純物の外方拡散を防ぐための保護膜を必要としないで、低コストで製造可能な半導体基板を得ようとするものである。

[0006]

【課題を解決するための手段】

この発明は、不純物を低濃度で含有する低濃度基板の上面全体に、該低濃度基 板よりも不純物濃度の高い高濃度不純物拡散層を形成し、この高濃度不純物拡散 層の上面全体に該高濃度不純物拡散層より不純物を低濃度で含有するエピタキシ ャル層を形成したことを特徴とする半導体基板(請求項1)、前記不純物が燐ま たはボロンである請求項1に記載の半導体基板(請求項2)、前記高濃度不純物 拡散層とエピタキシャル層の厚さの和が50μm以上である請求項1または2に 記載の半導体基板(請求項3)、前記エピタキシャル層の抵抗値が10Ω・cm 以下である請求項1ないし3のいずれかに記載の半導体基板(請求項4)、不純 物を低濃度で含有する低濃度基板のいずれか一方の面に該低濃度基板よりも不純 物濃度の高い高濃度不純物拡散層を形成する工程と、主面となる高濃度不純物拡 散層を形成した面を鏡面研磨する工程と、この鏡面研磨した高濃度不純物拡散層 の上に該高濃度不純物拡散層より不純物を低濃度で含有するエピタキシャル層を 形成する工程とからなることを特徴とする半導体基板の製造方法(請求項5)、 不純物を低濃度で含有する低濃度基板の一方の面を鏡面研磨する工程と、この鏡 面研磨した面に前記低濃度基板よりも不純物濃度の高い高濃度不純物拡散層を形 成する工程と、この高濃度不純物拡散層の上に該高濃度不純物拡散層より不純物 を低濃度で含有するエピタキシャル層を形成する工程とからなることを特徴とす る半導体基板の製造方法(請求項6)及び一方の面を鏡面研磨した低濃度基板の 両面に酸化膜を形成する工程と、低濃度基板の鏡面研磨した面の酸化膜を除去す る工程と、酸化膜を除去した鏡面に高濃度不純物拡散層を形成する工程と、この 高濃度不純物拡散層の上に該高濃度不純物拡散層より不純物を低濃度で含有する エピタキシャル層を形成する工程とからなることを特徴とする半導体基板の製造 方法(請求項7)である。即ち、この発明は、低濃度の不純物を含有した低濃度

基板を用いて拡散法により高濃度不純物拡散層を形成し、その表面にエピタキシャル層を形成させるようにしたものである。

[0007]

この発明に類似した先行技術として特開昭 59-35421 号が提案されている。この先行技術は、半導体基板の表面に不純物拡散層を形成した後、該不純物拡散層の表面を機械的、かつ化学的に鏡面研磨して所定厚さだけを取り除き、この鏡面研磨後の不純物拡散層の上に高濃度の不純物を含有するエピタキシャル層を形成したサイリスタ用半導体基板の製造方法である。そして、この発明の実施例では、基板表面に不純物拡散層を得るために両面に酸化膜を形成し、その酸化膜を通して加速電圧 $140 \, \mathrm{KeV}$ でドーズ量 $7 \times 10^{14} \, \mathrm{/cm}^2$ の燐をウェーハ内にイオン注入した後、窒素と酸素との混合ガス中において $1260 \, \mathrm{CC}$ で約 $50 \, \mathrm{CC}$ 時間かけてウェーハ内に燐を拡散させる。その後、表面を珪酸パウダーを用いて機械的かつ化学的に鏡面研磨して燐拡散層の表面を $5 \, \mu \, \mathrm{m}$ 取り除き、鏡面研磨後のウェーハ表面にエピタキシャル成長により比抵抗 $0 \cdot 10 \, \mathrm{Cm}$ の $0 \, \mathrm{Cm}$ 型 単結晶のエピタキシャル層を形成することが記載されている。

[0008]

しかしながら、この先行技術はサイリスタ用半導体基板の製造において、無欠陥のエピタキシャル層を形成するためのもので、基板に予め拡散層を形成した後該拡散層を機械的かつ化学的に研磨してその上にエピキタキシャル層を形成すると、無欠陥のエピキタキシャル層が形成されるということを見出してなされた発明で、本発明とは目的および技術思想が全く異なるものである。

[0009]

また、この先行技術の実施例では、基板上に高濃度不純物拡散層を形成する手段として、ドーズ量 7×10¹⁴/cm²のイオン注入を行ない、これを高温熱処理して拡散している。そしてこの上に比抵抗0.1Ωcmのエピタキシャル層を形成しているが、これはドーズ量からすると下層の基板の方が上層のエピタキシャル層より不純物濃度が低い半導体基板が得られるものと考えられ、高濃度不純物が拡散した基板の上にこの高濃度不純物拡散層より不純物を低濃度で含有するエピタキシャル層を形成する本発明とは、不純物濃度の関係が逆となって本発

明と構成もまったく異なるものである。なお、不純物拡散層をより高濃度にする ためには、イオン注入時高ドーズのイオン量を長時間照射すれば、高濃度不純物 拡散層の基板は得られるが、生産性が悪く製造コストも高いものとなる。

[0010]

【発明の実施の形態】

図1は、この発明の一実施例におけるパワーデバイス用基板の断面図である。 図1で10は低濃度不純物が含有した低濃度基板である。この低濃度の不純物基板10は、通常チョクラルスキー法等の単結晶育成時において、N型では主に燐、アンチモン、砒素、P型ではボロンなどを添加して円柱状の単結晶インゴットを引上げスライスして作成する。

[0011]

そして、この基板 1 0 に同タイプの高濃度不純物を拡散法で拡散させて高濃度不純物拡散層 2 を形成して高濃度不純物層形成基板 1 とする。なお、図中のN, P は半導体のタイプを表し、+記号はそのタイプの不純物濃度が高いことを示している。さらにこの場合、高濃度不純物拡散層 2 の厚さは、低濃度不純物基板 1 0 の厚さよりも小さくすることが望ましい。次いで、この状態で高濃度不純物層形成基板 1 の高濃度不純物拡散層 2 の上層に、該高濃度不純物拡散層 2 より低濃度の不純物を含有したエピタキシャル層 3 を形成してこの発明の半導体基板とするものである。

$[0\ 0\ 1\ 2]$

なお、この発明の低濃度基板 1 0 の不純物濃度は、半導体デバイス工程流動時に外方拡散などでエピタキシャル層 3 の抵抗に影響を与えない程度の濃度でよいため、従来の高濃度基板に比べ低価格でこの基板を製造することが可能である。エピタキシャル層 3 に影響を与えないような低濃度基板 1 0 の不純物濃度は、エピタキシャル層 3 の不純物濃度の 1 0 倍以下が好ましい。

[0013]

この発明では、拡散法で高濃度不純物拡散層2を形成するため、従来の高濃度 基板のような結晶育成時の偏析の影響を受けることがなく、ロット内で均一な抵 抗分布を得ることができる。また、この発明では、高濃度不純物層形成基板1の 裏面4まで高濃度拡散層2が達していないために、エピタキシャル成長時、または半導体素子工程流動時に基板裏面からの不純物の回り込みはなく、裏面保護膜 形成等の余分な工程を簡略化できる。

$[0\ 0\ 1\ 4]$

なお、高濃度不純物層形成基板 1 の非拡散部分 1 が、半導体素子製造後も残存した場合に素子の特性が悪化してしまうが、一般的に素子製造プロセス最終工程で研削除去されるため問題はない。研削除去後の基板は、その厚さが薄すぎるとその後の工程で割れを引き起こすので一定以上の厚さが必要とされており、その値は 5 0 μ m以上とされている。本発明においても、エピタキシャル層 3 の厚さと高濃度拡散層 2 の厚さの和は 5 0 μ m以上が好ましい。

[0015]

この発明の半導体基板の製造方法の一例は、一方の面が鏡面研磨された低濃度基板の裏面に保護膜を形成後、主面、すなわち鏡面研磨した面に高濃度不純物拡散層を形成するものである。この高濃度拡散層の形成は、従来公知である方法が適用され、例えば半導体基板を電気炉内に挿入し、これに酸素、窒素、POC13がスの混合ガス雰囲気中で熱処理し、さらにより高熱で熱処理を行うことで高濃度不純物拡散層を形成する。次に、高濃度不純物拡散層の上層に、該高濃度不純物拡散層より低濃度の不純物を含有するエピタキシャル層を形成してこの発明の半導体基板とする。エピタキシャル層形成は、例えばシリコン源としてSiHC13、キャリアガスH2、不純物添加ガスPH3を用いて従来公知な方法で行う。

$[0\ 0\ 1\ 6]$

この発明の別の製造方法の事例は、両面がエッチング処理された低濃度基板の両面に高濃度不純物拡散層を形成する。この高濃度不純物拡散層の形成は、上述した方法と同様に、例えば、半導体基板を電気炉内に挿入し、これに酸素、窒素、POC13ガスの混合ガスを導入して熱処理し、さらにより高温で熱処理を行う。次に、一方の面の高濃度不純物拡散層を除去し、他方の主面となる高濃度不純物拡散層の表面を鏡面研磨し、その上層に該高濃度不純物拡散層より低濃度の不純物を含有するエピタキシャル層を形成する。エピタキシャル層形成は、上述

した方法と同様に、例えばシリコン源として $SiHC1_3$ 、キャリアガス H_2 、不純物添加ガス PH_3 を用いて従来公知な方法で行う。

$[0\ 0\ 1\ 7]$

また、本発明では、使用する不純物は拡散速度の速い不純物を用いた方が好ましく、N型では燐、P型ではボロンがよい。P型不純物については、アルミニウムがボロンより拡散係数が大であるが、シリコン半導体の場合は固溶限がボロンより一桁以上も小さいので、シリコン半導体P型ではボロンが好ましい。なお、本発明のパワーデバイス用基板は、その素材がシリコンに限らず、ゲルマニウム半導体等の他の半導体素材にも適用可能である。

[0018]

更に、本発明においては、図1(A)に示すように低濃度基板と高濃度不純物拡散層がN型でエピタキシャル層もN型、また低濃度基板と高濃度不純物拡散層がP型でエピタキシャル層もP型の半導体基板の他に、図1(B)に示すような、低濃度基板と高濃度不純物拡散層がN型でエピタキシャル層がP型、またはその反対の構造の例えばIGBT等のようなパワーデバイスにも適用が可能である

[0019]

【実施例】

(実施例1)

図2-aに示すように、口径150mm、比抵抗約 $10\Omega \cdot c$ m、厚さ625μmの表面が鏡面研磨されたN型半導体基板5を熱処理して、酸化膜 6_1 、 6_2 を半導体基板5の両面に形成した。次に、この半導体基板5の表面、すなわち研磨面側の酸化膜 6_1 だけを除去して、温度1200℃に保持された電気炉に挿入し、炉内に酸素、窒素及び $POC1_3$ ガスを導入し、180分間熱処理して、その表面に高濃度不純物拡散層7を形成した(図2-b)。その後、上記熱処理で表裏面に付着された燐ガラス8を酸エッチングで除去した(図2-c)。このときに高濃度不純物拡散層7のシート抵抗は 0.3Ω /□であった。この半導体基板を微量の酸素を含むアルゴンガス雰囲気中、1290℃で300時間熱処理し、高濃度不純物拡散層をさらに深くまで拡散させた高濃度不純物拡散層9を形成

[0020]

(実施例2)

図3-aに示すように、口径150mm、比抵抗10Ω・cm、厚さ900μ mで表裏面が化学エッチングされたN型半導体基板11を、温度1200℃に保 持された電気炉に挿入し、炉内に酸素、窒素及びPOC13ガスを導入し、18 0分間熱処理して、N型半導体基板11の両面に高濃度不純物拡散層12₁、1 2 2 を形成した(図3-b)。上記熱処理で表裏面に付着された燐ガラス層 1 3 を酸エッチングで除去した(図3-c)。このときの高濃度不純物拡散層12₁ 、1220のシート抵抗は 0.3Ω / \square であった。この半導体基板をアルゴンガス 雰囲気中、1290℃で300時間熱処理し、不純物をさらに深くまで拡散した. 高濃度不純物拡散層141、142を形成した(図3-d)。この時の高濃度不 純拡散層14 η の深さを測定したところ223 μ m であった。その後、半導体基 板の一方の高濃度不純物拡散層側(図中では142)を300μm、デバイス面 となる高濃度不純物拡散層側(図中では141)の面を10μm、それぞれダイ ヤモンド等が電着された砥石により研削除去し、その両面に研削時のダメージ層 を除去するため化学エッチングにより片面ずつ 5 μ m除去し、その後、デバイス 面となる高濃度拡散層側141を鏡面研磨した(図3-e)。続いて鏡面研磨し た面に厚さ10 μ m、比抵抗10 Ω ・ ϵ mのN型の不純物が添加されたシリコン エピタキシャル層15を形成した(図3-f)。この時のエピタキシャル成長条 件は、シリコン源としてSiHC13、キャリアガスH2、不純物添加用ガスP

 ${
m H}_3$ 、成長温度が $1\,1\,5\,0\,{
m C}$ で、エピタキシャル成長速度は平均 $1.\,5\,\mu\,{
m m}/{
m G}$ であった。また、この半導体基板の高濃度不純物拡散層 $1\,4\,{
m 1}$ において、抵抗 $2\,{
m m}\Omega\cdot{
m c}$ m以下の厚さ領域は約 $5\,0\,\mu$ mであった。

[0021]

(実施例3)

図4 -aに示すように、口径150 mm、比抵抗15 Ω cm、厚さ900 μ m で両面が化学エッチングされたP型半導体基板16の表裏面にB2O3粉末を塗布し、ついでこれを温度1280 $\mathbb C$ に保持された電気炉に挿入し、炉内に酸素を導入して240分熱処理を行い、半導体基板16の表裏面に高濃度不純物拡散層17 $_1$ 、17 $_2$ を形成した(図4 $_2$)。その後、上記熱処理で表裏面に付着されたボロンガラス層18をフッ酸で除去した(図4 $_2$)。

[0022]

この半導体基板をアルゴンガス雰囲気中、1290で180時間熱処理し、不純物をさらに拡散させた高濃度不純物拡散層 19_1 、 19_2 を形成した(図4-d)。このときの高濃度不純物拡散層 19_1 の厚さを測定したところ 230μ mであった。その後、半導体基板の一方の高濃度不純物拡散層側(図中では 1920を 300μ m、デバイス面となる高濃度不純物拡散層側(図中では 1910を 10μ m、それぞれダイヤモンド等が電着された砥石により研削除去し、その両面のダメージ層を化学エッチングにより片面 5μ m除去した後、デバイス面となる高濃度拡散層側 191 を鏡面研磨した(図4-e)。

[0023]

続いて鏡面研磨した面に厚さ 10μ m、比抵抗 10Ω ・cmのP型の不純物が添加されたシリコンエピタキシャル層20を形成させた(図4-f)。この時のエピタキシャル成長条件は、シリコン源として $SiHC1_3$ 、キャリアガス H_2 、不純物添加用ガス B_2H_6 、成長温度が1150℃で、エピタキシャル成長速度は平均 1.5μ m/分であった。また、この基板で高濃度不純物拡散層 19_1 において、抵抗 $2m\Omega$ ・cm以下の厚さ領域は約 50μ mであった。

[0024]

なお、上記、実施例1、2では、拡散ソースとして、POC13を用いたが、

P 2 O 5 を塗布しても良い。また、実施例 2 、 3 では化学エッチングした半導体 基板の両面に高濃度の不純物を拡散しているが、機械研磨、或いは砥石によりラップ研磨された面に高濃度の不純物を拡散してもよい。さらに、この発明の半導 体基板にあっては、高濃度不純物拡散層の厚さは、電極が取れしかも半導体基板 自体の機械的強度が得られる厚さがあればよく、反対に高濃度不純物拡散層の厚さが大きいと、拡散工程での熱処理時間が長くなり生産性が悪い。なお、高濃度 不純物拡散層の下層の低濃度基板非拡散部は、高濃度不純物層からの発塵、あるいは不純物ドープ剤の裏面からの回り込みを抑えるために 5 μ m以上の厚さは必要である。

[0025]

【発明の効果】

従来、低耐圧用パワーデバイス基板を得るために用いられる基板は、チョクラルスキー法等による単結晶育成時において、砒素等を添加して製造された高濃度不純物基板を用いて製造されていたが、本発明により得られる半導体基板では、不純物を燐、ボロンとした低濃度基板を用いるので、素材としての製造コストが従来と比較して大幅に削減できる。このように、本発明によって得られる半導体基板は、一般的に低耐圧用(主に $10\Omega \cdot cm$ 以下)パワーデバイス基板を得る上で大きな効果を得ることができるが、本発明は中耐圧、高耐圧(主に $10\Omega \cdot cm$ 以上)にも広く適用が可能であることは言うまでもない。

[0026]

また、本発明を基にパワーMOSFETの半導体デバイスを製造したところ、 高不純物基板部による直列抵抗成分が従来の約70%程度に抑えられ、基板の特 性が大幅に改善できた。さらに、エピタキシャル製造工程時、あるいはパワーデ バイス工程時において、裏面側に余計な保護膜をつけなくてもよいことが実証さ れ、この点からもより製造コストの低減が可能である。

【図面の簡単な説明】

【図1】

図1は、この発明の一実施例になる半導体基板の側面図で、(A)はN型基板にN型エピキタキシャル層を形成した半導体基板(左図)と、P型基板にP型エ

ピキタキシャル層を形成した半導体基板(右図)、(B)はN型基板にP型エピキタキシャル層を形成した半導体基板(左図)と、P型基板にN型エピキタキシャル層を形成した半導体基板(右図)。

【図2】

図2は、この発明の一実施例になる半導体基板の製造方法を示す工程図。

【図3】

図3は、この発明の他の一実施例になる半導体基板の製造方法を示す工程図。 【図4】


図4は、この発明の他の一実施例になる半導体基板の製造方法を示す工程図。 【符号の説明】


10…低濃度基板、1…高濃度不純物層形成基板、1′…非拡散部、2,7,9,121,122,141,142,171,172,191,192…高濃度不純物拡散層、3,10,15,20…エピキタキシャル層、4…裏面、5,11…N型半導体基板、61,62…酸化膜、8,13…燐ガラス層、16…P型半導体基板、18…ボロンガラス層。

【書類名】


図面

【図1】







【図2】



【図3】



【図4】



ページ: 1/E

【書類名】

要約書

【要約】

【課題】この発明は、低濃度の不純物を含有する基板に高濃度不純物拡散層を形成し、更にその上層に前記高濃度不純物拡散層より低濃度の不純物を含有するエピタキシャル層を形成した構造とすることで、ロット内で均一な抵抗を有する高濃度不純物拡散層を容易に形成することができ、しかも高濃度不純物拡散層裏面からの不純物の外方拡散を防ぐための保護膜を必要としない半導体基板を得ようとするものである。

【解決手段】この発明は、不純物を低濃度で含有する低濃度基板1の上面全体に、該低濃度基板よりも不純物濃度の高い高濃度不純物拡散層2を形成し、この高濃度不純物拡散層の上面全体に該高濃度不純物拡散層より不純物を低濃度で含有するエピタキシャル層3を形成したことを特徴とする半導体基板である。

【選択図】 図1

特願2002-333682

出願人履歴情報

識別番号

 $[\ 0\ 0\ 0\ 2\ 2\ 1\ 1\ 2\ 2\]$

1. 変更年月日

1999年 9月 8日

[変更理由] 住 所 住所変更 東京都新宿区西新宿七丁目5番25号

氏 名

東芝セラミックス株式会社

特願2002-333682

出願人履歴情報

識別番号

[000003078]

2001年 7月 2日

1. 変更年月日 [変更理由]

1. 世田」 信

住所変更

住 所 氏 名 東京都港区芝浦一丁目1番1号

株式会社東芝